| Dersin Adı | Dersin Kodu | Dersin Türü | Dersin Düzeyi | Dersin Yılı | Dersin Verildiği Dönem | AKTS Kredisi |
|---|---|---|---|---|---|---|
| Sayısal Entegre Tasarım Dili | BLM418 | Seçmeli | Lisans | 4 | Bahar | 5 |
Öğretim Elemanı Adı
Dr. Öğr. Üyesi Mehmet Ali ALTUNCU
Dr. Öğr. Üyesi Fidan KAYA GÜLAĞIZ
Doç. Dr. Suhap ŞAHİN
Dersin Öğrenme Kazanımları
1) Donanım tanımlama dillerinin(VHDL,Verilog, JHDL, System C) analiz eder.
2) Yüksek seviyeli dillere ait tasarım basamaklarının açıklar.
3) Bu dillere ait geliştirme ortamları, doğrulama araçları, programlama standartları(JEDEC)nı kullanır.
4) Sayısal Sistem tasarımı geliştirir.
5) VHDL ile sayısal devre tasarlar
Program Yeterliliği İlişkisi
| Program Yeterlilikleri | |||||||||||||
| 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | ||
| Öğrenme Kazanımları | |||||||||||||
| 1 | Yüksek | Yüksek | Yüksek | Orta | Düşük | Düşük | Yüksek | ||||||
| 2 | Yüksek | Yüksek | Yüksek | Yüksek | Orta | Düşük | Düşük | Yüksek | |||||
| 3 | Yüksek | Yüksek | Yüksek | Yüksek | Orta | Düşük | Düşük | Yüksek | |||||
| 4 | Yüksek | Yüksek | Yüksek | Yüksek | Orta | Düşük | Düşük | Yüksek | |||||
| 5 | Yüksek | Yüksek | Yüksek | Yüksek | Orta | Düşük | Düşük | Yüksek | |||||
Eğitim Şekli
Yüz Yüze
Ön Koşullar, Diğer Koşullar
Yok
Önerilen Destekleyici Dersler
İstenmemekte
Dersin İçeriği
Temel veri tipleri Ardışıl komutlar Karışık (kompozit) veri tipleri Temel modelleme yapıları Alt yordamlar, paketler ve “use” kullanımları Eleman (component) ve ayar (configuration) tanımı ve kullanılması Üretim (generate) ifadeleri Test düzenekleri (testbench) üretimi.
Haftalık Ders İzlencesi
1) VHDL dilinin temel yapısı2) VHDL dilindeki veri yapıları : Signals, Variables ve Constants
3) Operatorler
4) Program Kontrol Deyimleri
5) Davranışsal Modelleme: Ardışıl Durumlar
6) Yapısal Modelleme
7) Temel veri tipleri Ardışıl komutlar Karışık (kompozit) veri tipleri
8) Ara sınav/Değerlendirme
9) Temel modelleme yapıları
10) Veri Akışı Modelleme - Eşzamanlı Durumlar
11) Alt yordamlar, paketler ve “use” kullanımları
12) Eleman (component) ve ayar (configuration) tanımı ve kullanılması
13) Üretim (generate) ifadeleri
14) Test düzenekleri (testbench) üretimi
15) Test düzenekleri (testbench) üretimi
16) Yarıyıl sonu sınavı
Önerilen/İstenen Ders Kaynakları
Planlanan Öğrenim Faaliyetleri Ve Eğitim Yöntemi
1) Anlatım
2) Benzetim
3) Örnek Olay
4) Problem Çözme
5) Proje Temelli Öğrenme
Değerlendirme Yöntemi ve Ölçütleri
Ara Sınav Notunun Başarıya Oranı |
30% |
|---|---|
Yarıyıl Sonu Sınavının Başarıya Oranı |
70% |
Toplam |
100% |
Dersin Eğitim Dili
Türkçe
Mesleki Uygulama
İstenmemekte