| Dersin Adı | Dersin Kodu | Dersin Türü | Dersin Düzeyi | Dersin Yılı | Dersin Verildiği Dönem | AKTS Kredisi |
|---|---|---|---|---|---|---|
| Sayısal Tasarım | MUH303 | Zorunlu | Lisans | 2 | Güz | 5 |
Öğretim Elemanı Adı
Prof. Dr. Hüseyin Metin ERTUNÇ
Prof. Dr. Serdar KÜÇÜK
Doç. Dr. Anıl ÇELEBİ
Dr. Öğr. Üyesi Öznur KÜÇÜKSARI
Arş. Gör. Dr. Ersin YOLAÇAN
Dersin Öğrenme Kazanımları
1) Analog ve sayısal kavramlarını ayırt eder.
2) Bilgisayar ve sayısal elektronikte kullanılan sayı sistemleri ile kodlayıcı ve aritmetik işlem modülleri tasarlar.
3) Boole aritmetiği ile lojik eşitlikler oluşturur.
4) Temel mantıksal kapı elemanları ile sayısal devre tasarlar.
5) Sayısal tümleşik devreleri bilir.
6) Birleşimsel mantık devre tasarımı esaslarını uygular.
7) Sıralı mantık devrelerini analiz eder.
8) Sonlu durum makineleneri tasarlar.
9) Sayısal devreleri donanım betimleme dilleri (Hardware Description Language - HDL) modeller.
Program Yeterliliği İlişkisi
| Program Yeterlilikleri | |||||||||||||
| 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | ||
| Öğrenme Kazanımları | |||||||||||||
| 1 | Düşük | ||||||||||||
| 2 | |||||||||||||
| 3 | Orta | ||||||||||||
| 4 | |||||||||||||
| 5 | |||||||||||||
| 6 | Düşük | Düşük | |||||||||||
| 7 | |||||||||||||
| 8 | |||||||||||||
| 9 | |||||||||||||
Eğitim Şekli
Yüz Yüze
Ön Koşullar, Diğer Koşullar
Yok
Önerilen Destekleyici Dersler
Matematik 1
Dersin İçeriği
Bu ders; analog ve sayısal sinyaller, sayı sistemleri, kodlama, İkili sayılar ve aritmetiği, sayısal mantık devreleri, Boolean cebri, mantıksal tasarım, Karnough haritaları, sayısal tümleşik devreler, birleşik mantık devreleri, flip floplar, sıralı mantık, sayısal cihazlar, sayıcılar, sonlu durum makineleri, donannım betimleme dilleri, kaydediciler ve bellek elemanlarını kapsar.
Haftalık Ders İzlencesi
1) Giriş2) Birleşimsel mantık tasarımı
3) Kod çözücüler(Decoder) ve bilgi seçiciler(Mux). Verilog/VHDL/C/C++ ile birleşimsel mantık tasarımı.
4) Sıralı mantık devreleri, mandallar ve yaz bozlar.
5) Verilog/VHDL/C/C++ ile sıralı mantık tasarımı. Lab hakkında tartışma. Final projelerinin duyurulması
6) Sıralı mantık devreleri: Sonlu durum makinaları ve ideal olmayan davranışları.
7) Verilog/VHDL/C/C++ ile sıralı mantık devresi tasarımı ve lab hakkında tartışma.
8) Ara sınav Değerlendirme
9) Verilog/VHDL/C/C++ ile sıralı mantık devresi tasarımı ve lab hakkında tartışma.
10) Veriyolu bileşenleri: Çok fonksiyonlu kaydediciler, toplayıcılar, arttırıcılar, karşılaştırıcılar. Lab hakkında tartışma.
11) Veriyolu bileşenleri: Çarpıcılar, çıkarıcılar, işaretli sayılar, kaydırıcılar, sayıcılar, zamanlayıcılar.
12) Veriyolu Bileşenleri: ALU ve kaydedici dosyaları. Verilog/VHDL/C/C++ ile veriyolu bileşenlerinin tasarımı ve testi. Lab hakkında tartışma.
13) RLT Tasarım: Giriş, örnekler, tasarım süreci ve diğer örnekler.
14) RTL Tasarım: Örnekler, bellekler ve hiyerarşi. Lab hakkında tartışma.
15) Optimizasyon: Birleşimsel mantık optimizasyonu, Karnaugh haritaları ve tablo yöntemi(Quine McCluskey), sıralı mantık optimizasyonu, veriyolu bileşen ödünleşimleri.
16) Yarıyıl sonu sınavı Final projesi sunumları
Önerilen/İstenen Ders Kaynakları
1- Sarah L. Harris and David Harris, Digital Design and Computer Architecture, RISC-V Edition
2- Frank Vahid, Digital Design
Planlanan Öğrenim Faaliyetleri Ve Eğitim Yöntemi
1) Anlatım
2) Soru-Cevap
3) Tartışma
4) Alıştırma ve Uygulama
5) Alıştırma ve Uygulama
6) Alıştırma ve Uygulama
7) Gösteri
8) Gösteri
9) Gösteri
10) Grup Çalışması
11) Grup Çalışması
12) Benzetim
13) Örnek Olay
14) Örnek Olay
15) Örnek Olay
16) Laboratuvar/Çalıştay
17) Bireysel Çalışma
18) Problem Çözme
19) Proje Temelli Öğrenme
Değerlendirme Yöntemi ve Ölçütleri
Yarıyıl İçi Çalışmalarının Başarıya Oranı |
70% |
|||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
|
||||||||||||||||||
Yarıyıl Sonu Sınavının Başarıya Oranı |
30% |
|||||||||||||||||
Toplam | 100% | |||||||||||||||||
Dersin Eğitim Dili
İngilizce
Mesleki Uygulama
İstenmemekte