| Dersin Adı | Dersin Kodu | Dersin Türü | Dersin Düzeyi | Dersin Yılı | Dersin Verildiği Dönem | AKTS Kredisi |
|---|---|---|---|---|---|---|
| Mantık Devreleri - I | KOP105 | Zorunlu | Önlisans | 1 | Güz | 4 |
Öğretim Elemanı Adı
Doç. Dr. Adnan SONDAŞ
Dr. Öğr. Üyesi Özgür YAKIŞAN
Öğr. Gör. Seyfullah BAŞKÖYLÜ
Öğr. Gör. Oğuz Mete ŞAŞMAZ
Dersin Öğrenme Kazanımları
1) Mantık devrelerinde kullanılan sayı sistemlerini tanımlar.
2) Boolean matematiği ile sadeleştirme işlemlerini yapar.
3) Mantık kapılarınını sembollerini çizer.
4) Karnauogh haritalarının özelliklerini ifade eder.
5) Bileşimsel devrelerin özelliklerini açıklar.
6) Mantık ailelerinin elektriksel özelliklerini ifade eder.
Program Yeterliliği İlişkisi
| Program Yeterlilikleri | ||||||||||||||||||||
| 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | ||
| Öğrenme Kazanımları | ||||||||||||||||||||
| 1 | Yüksek | Orta | ||||||||||||||||||
| 2 | Yüksek | |||||||||||||||||||
| 3 | Yüksek | Düşük | ||||||||||||||||||
| 4 | Yüksek | |||||||||||||||||||
| 5 | Yüksek | |||||||||||||||||||
| 6 | Orta | Düşük | Yüksek | |||||||||||||||||
Eğitim Şekli
Yüz Yüze
Ön Koşullar, Diğer Koşullar
Yok
Önerilen Destekleyici Dersler
Yok
Dersin İçeriği
Mantık devreler için sayı sistemleri. Kodlar. Mantık devreleri. Booleon ifadeleri. Mantık devreleri ile ilişkisi. Kuralları. Doğruluk tabloları. Booleon denklemleri. Sadeleştirme. Booleon ifadelerinin Karnaugh haritası yöntemi ile sadeleştirilmesi. Karnaugh haritası uygulamaları. Bileşimsel devreler; kod çözücüler. Kodlayıcılar. Yedi segment tanıtılması. Yedi segment kod çözücüler. Tekilleyiciler (multiplekser) ve çoğullayıcılar (demultiplekser). Aritmetik işlemciler; toplayıcılar, çıkarıcılar. Mantık aileleri; TTL devreler, MOS devreler, CMOS devreler.
Haftalık Ders İzlencesi
1) Mantık devreleri için sayı sistemleri.2) Kodlar.
3) Booleon ifadeleri; mantık devreleri ile ilişkisi, kuralları.
4) Doğruluk tabloları, Booleon denklemleri, sadeleştirme.
5) Mantık kapıları.
6) Boolean ifadelerinin Karnough Haritası yöntemi ile sadeleştirilmesi.
7) Karnough Haritası uygulamaları.
8) Ara sınav/Değerlendirme
9) Bileşimsel devre elemanları Kod çözücüler, kodlayıcılar.
10) 7 Segment tanıtılması, 7 Segment kod çözücüler.
11) Tekilleyiciler.
12) Çoğullayıcı.
13) Aritmetik İşlemciler; Toplayıcılar.
14) Çıkarıcılar.
15) Mantık Aileleri; TTL Devreler, MOS Devreler. CMOS Devreler.
16) Yarıyıl sonu sınavı
Önerilen/İstenen Ders Kaynakları
1- Mono M. M., Sayısal Tasarım, MEB Yay., Ankara, 1994
2- Yücesan A., Dijital Elektronik, MEB Devlet Kitapları., İstanbul, 2005
3- Mono M. M., Ciletti M. D., Digital Desing, 2007
4- Floyd T. L., Digital Fundamentals, Prentice Hall, Columbus, Ohio
5- Yağımlı M., Akar F., Dijital Elektronik, Beta Yay., İstanbul, 2003
6- Yağımlı M., Akar F., Dijital Elektronik Deneyleri ve Projeler, Beta Yay., İstanbul, 2004
7- Bayram H., Dijital Elektronik, Önder Mat., Bursa, 1990
8- İzlence, diğer kaynak kitaplar, makaleler
9- Syllabus, other sources of books, articles
Planlanan Öğrenim Faaliyetleri Ve Eğitim Yöntemi
1) Anlatım
2) Soru-Cevap
3) Gösteri
4) Laboratuvar/Çalıştay
5) Problem Çözme
Değerlendirme Yöntemi ve Ölçütleri
Yarıyıl İçi Çalışmalarının Başarıya Oranı |
40% |
|||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|
|
||||||||||||
Yarıyıl Sonu Sınavının Başarıya Oranı |
60% |
|||||||||||
Toplam | 100% | |||||||||||
Dersin Eğitim Dili
Türkçe
Mesleki Uygulama
İstenmemekte