Kocaeli Üniversitesi / Avrupa Kredi Transfer Sistemi (AKTS)

Dersin Adı	Dersin Kodu	Dersin Türü	Dersin Düzeyi	Dersin Yılı	Dersin Verildiği Dönem	AKTS Kredisi
İleri Sayısal Tasarım	MEH619	Seçmeli	Doktora	1	Güz	8

Öğretim Elemanı Adı

Prof. Dr. Ali TANGEL
Doç. Dr. Anıl ÇELEBİ

Dersin Öğrenme Kazanımları
Program Yeterliliği İlişkisi

Dersin Öğrenme Kazanımları

1) Programlanabilir tümleşik devre mimarilerini anlayabilme
2) Verilog donanım tanımlama dili ile sayısal sistem bileşenlerini tasarlayabilme
3) Sayısal sistemleri test edebilme
4) Sayısal sistemleri sentezleyebilme
5) Algoritmadan donanım mimarisine giden tasarım akışını kavrayabilme
6) Tasarlanan sayısal sistemleri FPGA geliştirme kartları üzerinde test edebilme

Program Yeterliliği İlişkisi

		Program Yeterlilikleri
		1	2	3	4	5	6	7
Öğrenme Kazanımları
	1	Düşük
	2
	3
	4
	5
	6

Eğitim Şekli

Yüz Yüze

Ön Koşullar, Diğer Koşullar

Yok

Önerilen Destekleyici Dersler

Sayısal Tasarım

Dersin İçeriği

Farklı firmaların FPGA mimarileri, Sayısal Sistem Tasarımı Özeti, Birleşimsel ve Sıralı Mantık Devrelerinin Verilog HDL ile Kodlanması, Test Düzeneği Yazımı, RTL Kodlama, VLSI Sistem Tasarım Akışı ve Yöntemi, Benzetim, Sentez, Yerleştirme ve Yönlendirme, Bellek ve Artmetik Devrelerin Verilog ile Kodlanması, Algoritma Tasarımı ve Yüksek Seviye Dillerle Geçerlenmesi, Mimari Tasarım, Çeşitli FPGA Tasarım Projeleri.

Haftalık Ders İzlencesi

1) Giriş
2) Yapısal Modelleme
3) Anahtar seviyesinde modelleme
4) Veri akışı seviyesinde modelleme. Davranışsal modelleme.
5) Davranışsal modelleme.
6) Görev/Fonksiyon/UDP kavramları
7) Sıralı yapısal modelleme. İleri modelleme
8) Ara sınav/Değerlendirme
9) Bileşimsel, sıralı mantık bileşenleri
10) Sistem tasarım metodolojisi
11) Tasarım seçenekleri ve sistem tasarım metodolojisi
12) Örnek tasarım: Hat ve giriş çıkış aygıtları
13) Tasarım örnekleri: Mikroişlemci
14) Aritmetik modüller
15) Sentez. Geçerleme. Test edilebilir tasarım
16) Yarıyıl sonu sınavı

Önerilen/İstenen Ders Kaynakları

1- Digital System Designs and Practices: Using Verilog HDL and FPGAs Ming Bo Lin Wiley, ISBN: 978-0-470-82323-1, 2008
2- Advanced Digital Design with Verilog HDL Michael D. Ciletti Prentice Hall,ISBN: 0-13-167844-2,2003
3- Digital VLSI Systems Design, S. Ramachandran, Springer, 2007
4- Design Through Vrilog HDL, T. R. Padmanabhan, B. Bala Tripura Sundari, Wiley-IEEE, 2003
5- Embedded Media Processing, David J. Katz and Rick Gentile, Newnes, 2006
6- Verilog Coding for Logic Synthesis, WENG FOOK LEE, Wiley, 2003
7- Verilog Digital System Design, Zainalabedin Navabi, McGraw-Hill, 2006
8- Digital VLSI Systems Design, S. Ramachandran, Springer, 2007
9-
10-

Planlanan Öğrenim Faaliyetleri Ve Eğitim Yöntemi

1) Anlatım
2) Tartışma
3) Gösteri
4) Grup Çalışması
5) Problem Çözme

Değerlendirme Yöntemi ve Ölçütleri

Yarıyıl İçi Çalışmalarının Başarıya Oranı

70%

		Sayı	Yüzde
Yarıyıl İçi Çalışmaları	Laboratuvar	1	30%
	Proje	1	50%
	Sunum/Seminer Hazırlama	1	20%

Yarıyıl Sonu Sınavının Başarıya Oranı

30%

Toplam

100%

Dersin Eğitim Dili

Türkçe

Mesleki Uygulama

İstenmemekte

İleri Sayısal Tasarım

Elektronik ve Haberleşme Mühendisliği

Fen Bilimleri Enstitüsü

Doktora